ACM리서치, 반도체 습식 공정 한계 넓힌 하이브리드 세정 장비 공개

배치와 싱글 웨이퍼 장점 결합해 식각부터 모니터 웨이퍼 재활용까지 일괄 지원

반도체 및 첨단 웨이퍼 레벨 패키징 전문 기업 ACM 리서치가 Ultra C Tahoe 시스템을 멀티 프로세스 습식 공정 플랫폼으로 확장에 성공했다고 발표했다. 이번 확장을 통해 로직 및 메모리 반도체 제조를 위한 첨단 습식 식각과 모니터 웨이퍼 리클레임 등 폭넓은 애플리케이션을 단일 플랫폼에서 지원할 수 있게 되었다.

하이브리드 아키텍처의 혁신

이번 플랫폼은 배치 방식과 싱글 웨이퍼 공정을 하나의 아키텍처에 통합한 하이브리드 방식을 채택했다. 배치 세정의 장점인 긴 공정 시간과 화학물질 절감 효과를 유지하면서, 싱글 웨이퍼 세정이 가진 우수한 파티클 제거 효율 및 교차 오염 방지 성능을 동시에 제공한다. 황산 사용량을 최대 75%까지 줄여 대량 생산 환경에서 제조 비용을 절감하고 친환경성을 크게 높였다.

데이비드 왕(David Wang) ACM 리서치 대표이사 사장 겸 CEO는 “반도체 제조 공정이 더욱 복잡해짐에 따라 고객들은 생산성을 향상시키면서도 변화하는 공정 요구사항을 유연하게 지원할 수 있는 솔루션을 필요로 한다”며 “Tahoe 시스템을 멀티 프로세스 플랫폼으로 확장한 것은 ACM의 하이브리드 아키텍처가 제공하는 다용성과 첨단 반도체 제조를 위한 확장성을 잘 보여준다”고 말했다.

공정 통합 및 파티클 제어

Ultra C Tahoe 플랫폼은 장비 상태를 모니터링하는 데 사용하는 모니터 웨이퍼의 리클레임 기능을 새롭게 탑재했다. 막 및 잔류물 제거, 세정, 건조 작업을 단일 플랫폼에서 완수하여 장비 간 웨이퍼 이송을 줄이고 전체 사이클 타임을 단축했다. 양면 코팅 웨이퍼나 두꺼운 막이 형성된 웨이퍼의 청정도도 한층 개선되었다.

질소 버블링 기술과 고온 IPA 건조 기술 등을 도입해 정밀한 식각 공정도 구현한다. 실리콘 질화막(SiN) 리세스 식각과 폴리실리콘 식각, 텅스텐 리세스, 실리콘-게르마늄(SiGe) 리세스 식각 등 첨단 공정을 손상 없이 수행한다. 26nm 크기에서 평균 6개 미만의 파티클 수를 기록하고 표면 금속 오염도도 극소 수준으로 제어하여 안정성을 높였다.

용어 해설

• 습식 공정 (Wet Process): 세정액이나 식각액 등 액체 화학물질을 사용하여 웨이퍼 표면의 이물질을 제거하거나 원하는 회로 패턴을 깎아내는 반도체 제조 단계이다.
• 배치 방식 (Batch Process): 여러 장의 웨이퍼를 한 번에 용기에 담가 동시 처리하는 방식으로 생산 속도가 높고 화학물질을 절약할 수 있다.
• 싱글 웨이퍼 방식 (Single-Wafer Process): 웨이퍼를 한 장씩 정밀하게 회전시키며 화학물질을 분사해 처리하는 방식으로 정밀한 제어와 오염 방지에 유리하다.
• 모니터 웨이퍼 리클레임 (Monitor Wafer Reclaim): 공정 모니터링에 사용했던 웨이퍼의 박막과 오염물질을 깨끗이 제거하여 다시 테스트용으로 사용할 수 있도록 재생하는 공정이다.