Altera Quartus II 소프트웨어, 신속한 컴파일 시간 제공 및 28nm FPGA 지원 확장

알테라는 FPGA 설계를 위한 업계에서 검증된 Quartus® II 소프트웨어의 최신 버전을 발표했다. Quartus II 소프트웨어 버전 12.0은 고객들에게 고성능 28nm 설계에 대해 4배 신속한 컴파일 시간 등과 같은 추가적인 생산성과 성능 이점을 제공한다.

이번 추가 업그레이드에는 알테라 SoC FPGA에 대한 초기 지원을 포함해 28nm 디바이스에 대한 확대 지원, 강화된 Qsys 시스템 통합 및 DSP Builder 툴, 향상된 IP(intellectual property) 코어 제공 등이 포함되어 있다.

업계에서 가장 신속한 FPGA 컴파일 시간
Quartus II 소프트웨어 버전 12.0은 업계에서 가장 신속한 컴파일 시간을 유지하여 고객들이 설계 팀의 자원을 자신들의 설계를 혁신하는 데 집중하도록 함으로써 설계자들의 생산성을 극대화시킨다. 이번 소프트웨어 버전을 통해 Stratix V FPGA 사용자들은 Altera의 이전 소프트웨어 버전보다 평균 35% 컴파일 시간 단축을 달성할 수 있으며, Cyclone V 및 Arria V FPGA 사용자들은 평균 25% 컴파일 시간 단축을 달성할 수 있다.

확장된 28nm FPGA 지원
Quartus II 소프트웨어 버전 12.0은 하드 듀얼-코어 ARM Cortex-A9 프로세서를 제공하는 알테라의 SoC FPGA를 포함함으로써 28nm FPGA에 대한 지원을 확대했다. 고객들은 다음과 같은 다양한 저비용, 미드레인지 및 하이엔드 28nm FPGA를 선택하여 설계를 시작할 수 있다.

이번 12.0버젼에 대해 알테라는 자사의 Qsys 시스템 통합 툴에 ARM AMBA AXI-3 인터페이스에 대한 지원도 추가함으로써, 사용자들에게 다양한 표준 인터페이스에 기반하여 IP 코어와 IP 서브-시스템을 연결할 수 있는 유연성을 제공한다.
Qsys는 네트워크-온-어-칩(NoC, network-on-a-chip) 기술에 기반한 FPGA 업계 최초의 시스템 통합 툴로서 사용자들에게 고성능 인터커넥트를 제공한다. 툴은 계층적인 접근법을 통해 IP 기능과 IP 서브시스템을 통합함으로써 시스템 개발을 간편화시킨다.

최신 버젼은 시스템 설계자들에게 추가적인 자동를 제공하고 설계 재사용을 간편화시킬 수 있는 사용이 간편하고 새로운 다양한 기능들을 포함하고 있다.

알테라의 제품 및 기업 마케팅 담당 부사장인 빈스 후(Vince Hu)는 “알테라는 설계 계획에서부터 콤필레이션 및 실행에 이르는 설계 프로세스를 Quartus II 소프트웨어를 통해 한층 더 간편화시켰다.”면서 “12.0 버전 배포를 통해 고객들은 보다 신속한 컴파일 시간과 확장된 디바이스 지원을 활용하여 특히 28nm 설계 프로젝트들에 대해서 최신 시스템 성능 요구사항과 생산성 요구사항을 충족시킬 수 있다.”고 말했다.

Quartus II 소프트웨어 버전 12.0의 정식 가입 라이센스 에디션과 무료 웹 에디션 모두 다운로드를 통해 현재 제공되고 있다. 알테라의 소프트웨어 정식 가입 라이센스 프로그램은 소프트웨어 제품과 유지관리 비용을 연간 가입비로 단일화시킴으로써 알테라 설계 소프트웨어의 보유를 단순화시킨다.
www.altera.com/qsys

Quartus II 소프트웨어에 대해서

알테라의 Quartus II 소프트웨어는 업계 선도적인 툴과 기능을 제공하는 완벽한 설계 슈트를 제공함으로써 FPGA 설계자들의 생산성을 향상시킨다. 설계 환경은 FPGA 설계자들이 첨단 신세시스 및 플레이스-앤-라우트 알고리즘뿐만 아니라 첨단 DSP 설계 및 시스템 통합 툴을 통해 공격적인 타임-투-마켓 목표들을 충족시킬 수 있도록 지원하며 포괄적인 사전-검증 IP 코어들을 포함하고 있다. 개발 슈트는 설계 입력에서부터 타이밍 클로저, 검증에 이르는 FPGA 설계 프로세스의 모든 측면들을 타깃으로 하고 있다.
대리점 문의 : Axios(Uniquest) 031-776-9888

Tech TIPs
Quartus II 디자인 슈트의 추가 기능

1. DSP Builder v12.0을 통한 신형 DSP(digital signal processing) 지원
시스템 콘솔을 통해 MATLAB의 DDR 메모리와 통신하며, 설계 생산성 향상과 DSP 효율 증대를 위해 새로운 부동소수점 기능들을 사용한다.

2. 향상된 VIP(Video and Image Processing) 및 비디오 인터페이스 IP
에지-적응형 알고리즘과 새로운 Avalon-ST(Avalon-Streaming) Video Monitor 및 Trace System IP 코어를 통해 업데이트된 Scaler II MegaCore의 기능을 통해 비디오 처리 애플리케이션의 개발을 간편화시킨다.

3. 강화된 트랜시버 설계 및 검증 기능
Arria V FPGA를 위한 업데이트된 트랜시버 툴킷 지원과 Stratix V FPGA에서 보다 높은 속도의 트랜시버에 대해 최대 14.1Gbps까지의 데이터 전송속도 지원.

아이씨엔 매거진 2012년 07월호