More

    Xilinx FPGA, TSMC의 16나노 핀펫(FinFET) 공정 도입

    자일링스와 TSMC는 상호 협력을 통해 TSMC의 16나노미터 핀펫(이하 16핀펫) 공정을 통해 개발 시간을 최대한 단축하면서 최고 성능의 FPGA를 구현할 수 있는 ‘핀패스트(FinFast)’ 프로그램 개발에 성공했다고 발표했다.

    양사는 ‘원팀’ 방식의 일환으로 전용 리소스를 제공하고 있으며, 향후에도 자일링스의UltraScale™ 아키텍처와 핀펫 공정을 최적화하기 위한 연구를 지속할 계획이다. 이 프로그램은 2013년 말에 16핀펫 테스트 칩을 생산하여, 2014년에는 최초 제품을 양산할 계획이다.

    양사는 최고 수준의 3D IC 통합 및 시스템 레벨 성능을 위해 TSMC의 CoWoS 3D IC 제조 공정을 활용하고 있다. 추후에 협력의 결과를 발표할 예정이다.

    자일링스 사장 겸 CEO인 모쉬 가브리엘로브(Moshe Gavrielov)는 “16나노미터에 대한 TSMC와의 ‘핀패스트’ 협력은 자일링스가 이전에 선보인 선진 기술들과 마찬가지로 시장을 주도할 수 있는 동력을 제공할 것이다.”라고 자신감을 드러내며, “명실공히 파운드리 업체의 리더로서 자일링스는 공정 기술에서부터 디자인 구현, 서비스, 지원, 품질 및 배송에 이르기까지 모든 차원에서 TSMC와 적극 협력하고 있다.”고 덧붙였다.

    TSMC 회장 겸 CEO인 모리스 창(Morris Chang)은 “TSMC는 업계 최고 성능 및 통합 수준의 프로그래머블 디바이스를 보다 신속하게 개발하기 위해 자일링스와 협력하고 있다.”라며 “양사 간 협력을 통해 올해는 TSMC의 20SoC 기술, 2014년에는 16핀펫 기술을 바탕으로 한 세계 정상급 제품을 출시할 계획이다.”라고 밝혔다.

    아이씨엔 오승모 기자 oseam@icnweb.co.kr

    아이씨엔매거진
    ASI
    은주 박
    은주 박http://icnweb.co.kr
    아이씨엔매거진 뉴스 에디터입니다. 보도자료는 여기로 주세요. => news@icnweb.co.kr
    • Mobile World Live
    • AW2025
    • 파스텍 배너 900
    • hilscher
    ASI

    Join our Newsletter

    Get the latest newsletters on industry innovations.

    AW2025
    MWC
    파스텍 배너 300
    embeddedworld 2025
    Hannover messe
    semicon 2025

    Related articles

    래티스, 에지에서 클라우드까지 저전력 FPGA 제공

    래티스 반도체는 래티스 개발자 컨퍼런스에서 소형 및 미드레인지 FPGA 솔루션을 출시한다고 밝혔다

    마우저 일렉트로닉스, 설계 엔지니어를 위한 ‘RISC-V 기술 지원 센터’ 오픈

    마우저 일렉트로닉스가 설계 엔지니어를 위한 'RISC-V 기술 지원 센터'를 오픈하고 오픈 소스 아키텍처 채택을 지원한다

    인텔, 알테라(Altera)를 전문 FPGA 기업으로 독립 분할

    인텔로부터 다시 분할 독립되는 알테라는 패브릭에 AI가 내장된 유일한 FPGA를 비롯해 기업 포트폴리오를 확장한다.

    기자의 추가 기사

    IIoT

    파스텍 배너 300
    오토모션
    오토모션

    추천 기사

    mobility