키사이트-인텔, 차세대 AI 반도체 패키징 ‘EMIB-T’ 기술 동맹

키사이트 EDA 툴로 인텔 파운드리 칩렛 기술 검증
AI 및 데이터센터용 고성능 칩 설계 가속화 및 리스크 감소

[아이씨엔 오승모 기자] 차세대 AI 및 데이터 센터용 반도체 개발을 위해 키사이트테크놀로지스와 인텔 파운드리가 손을 잡았다. 키사이트는 인텔 파운드리와 협력해, 인텔의 첨단 패키징 혁신 기술인 EMIB-T(Embedded Multi-die Interconnect Bridge-T)를 지원한다고 공식 발표했다. 이번 협력은 인텔의 최신 18A 공정 노드 지원도 포함하며, 고성능 반도체 패키징 솔루션의 발전을 이끌 것으로 기대된다.

AI 시대, 반도체 패키징의 중요성과 ‘칩렛’의 부상

오늘날 AI와 데이터 센터의 워크로드는 기하급수적으로 복잡해지고 있다. 이는 단일 칩으로 모든 기능을 구현하기보다, 각각의 기능을 가진 작은 반도체 조각인 ‘칩렛(Chiplet)’을 하나의 패키지 안에 결합하는 3DIC(3차원 집적 회로) 기술의 중요성을 부각시키고 있다. 이 칩렛들이 서로 빠르고 안정적으로 통신하며 효율적으로 전력을 공급받는 것이 차세대 반도체의 성능을 좌우하는 핵심 과제가 되었다.

이러한 과제를 해결하기 위해 반도체 업계는 UCIe™(Universal Chiplet Interconnect Express™)나 BoW(Bunch of Wires)와 같은 새로운 개방형 표준을 적극적으로 도입하고 있다. 이 표준들은 서로 다른 회사가 만든 칩렛이라도 마치 하나의 칩처럼 원활하게 연결될 수 있도록 하는 ‘공통의 언어’와 같은 역할을 한다. 키사이트와 인텔은 이러한 표준을 채택하고 칩렛의 규격 준수 여부를 검증함으로써, 칩렛 상호운용성 생태계를 확장하는 데 힘을 모으고 있다.

설계 단계에서 검증… 키사이트 EDA 솔루션의 역할

이번 협력의 핵심에는 키사이트 EDA의 ‘칩렛 PHY 디자이너(Chiplet PHY Designer)’가 있다. 이 솔루션은 AI 및 데이터 센터용 고속 디지털 칩렛을 설계하기 위한 최신 툴로, 반도체를 실제로 제작하기 전(pre-silicon)에 설계 문제를 미리 검증할 수 있게 해준다. 이를 통해 개발 비용과 리스크를 줄이고, 최종 제품 출시까지의 시간을 단축할 수 있다.

특히 키사이트의 칩렛 PHY 디자이너는 UCIe 2.0과 BoW 같은 최신 표준을 지원하는 시뮬레이션 기능을 새롭게 제공하여, 설계 엔지니어들이 더욱 빠르고 정확하게 칩렛 설계를 검증하도록 돕는다.

인텔 파운드리 생태계 기술 부문의 석 리(Suk Lee) 부사장은 “키사이트 EDA와의 EMIB-T 기술 협력은 고성능 패키징 솔루션을 발전시키는 중요한 진전”이라며, “UCIe™ 2.0과 같은 표준을 통합함으로써 AI 및 데이터 센터 애플리케이션을 위한 칩렛 설계 유연성을 높이고, 혁신 속도를 가속화하며 고객들이 차세대 요구사항을 정확하게 충족할 수 있다”고 말했다.

키사이트 디자인 엔지니어링 소프트웨어 부문의 닐 파셰(Niels Faché) 부사장은 “키사이트의 혁신적인 칩렛 PHY 디자이너는 실리콘 제작 전 검증을 재정의하고 있다”며, “인텔 파운드리의 EMIB-T에 대한 지원을 더함으로써, 설계 엔지니어들이 혁신을 가속화하고 제조 전에 발생할 수 있는 비효율적인 설계 반복을 줄일 수 있도록 지원하고 있다”고 밝혔다.