ST, 칩 패키징의 ‘판’을 바꾼다

ST마이크로일렉트로닉스, 프랑스 투르에 6천만 불 투자… 차세대 패널 레벨 패키징(PLP) 파일럿 라인 구축
‘이종 집적화’ 전략의 핵심… 원형 웨이퍼 넘어 직사각형 패널로 제조 효율성 극대화

[아이씨엔 오승모 기자] 반도체 기술 혁신의 무게 중심이 프론트엔드(전공정)의 미세화를 넘어 백엔드(후공정), 즉 패키징으로 빠르게 이동하고 있다. ST마이크로일렉트로닉스(이하 ST)가 이 흐름에 중대한 이정표를 제시했다.

ST는 프랑스 투르(Tours) 사업장에 차세대 패널 레벨 패키징(PLP: Panel-Level Packaging) 기술 개발을 위한 파일럿 라인을 구축한다고 공식 발표했다. 6천만 달러(약 830억 원) 이상이 투입되는 이 신규 라인은 2026년 3분기 가동을 목표로 하며 , ST의 전략적 ‘이종 집적화(Heterogeneous Integration)’ 혁신을 이끌 핵심 기지가 될 전망이다.

‘원형 웨이퍼’에서 ‘직사각형 패널’로, 제조의 틀을 깨다

반도체 산업은 수십 년간 ‘원형’의 실리콘 웨이퍼를 기반으로 칩을 생산해왔다. 하지만 칩이 고도화되고 복잡해지면서 기존 웨이퍼 레벨 패키징(WLP) 방식은 확장성과 비용 효율성 측면에서 한계에 부딪히고 있다.

PLP 기술은 이 고정관념을 깨는 데서 출발한다. 여러 개의 개별 원형 웨이퍼 대신, 훨씬 더 큰 ‘직사각형’ 기판 패널에 다수의 IC를 한 번에 패키징하는 방식이다.

이는 제조 효율성의 극적인 향상을 의미한다. 직사각형 패널은 원형 웨이퍼보다 낭비되는 면적이 적어 더 높은 제조 처리량을 가능하게 하고 , 이는 곧 비용 절감과 대량 생산 능력 강화로 이어진다. ST는 이미 말레이시아에서 1세대 PLP 라인을 운영 중이며, 이번 프랑스 투르의 차세대 파일럿 라인은 기술 리더십을 공고히 하기 위한 전략적 포석이다.

ST의 비밀병기 ‘PLP-DCI’와 유럽 공급망 강화

이번 파일럿 라인은 단순히 PLP 기술을 도입하는 것을 넘어, ‘이종 집적화’라는 더 큰 전략의 핵심이다.

파비오 구알란드리스(Fabio Gualandris) ST 품질, 제조, 기술 부문 사장은 “투르 사업장의 PLP 역량 개발은 칩 패키징과 테스트 제조 기술에 대한 혁신적인 접근방식을 발전시켜 효율성과 유연성을 강화하는 것을 목표로 한다”며, “이 프로그램은 확장 가능하고 효율적인 새로운 칩 통합 접근방식인 ‘이종 집적화(Heterogeneous Integration)’에 중점을 둔 ST의 더 큰 전략적 추진 과제의 핵심이다”라고 밝혔다.

ST의 PLP 기술은 특히 ‘다이렉트 구리 인터커넥트(DCI: Direct Copper Interconnect)’에 중점을 둔다. 이는 기존의 와이어 연결이나 솔더 범프 방식 대신, 우수한 전도성의 구리를 이용해 칩을 패널 기판에 직접 전기적으로 연결하는 공정이다.

DCI 기술은 전력 손실(저항, 인덕턴스)을 줄이고 열 방출 특성을 향상시키며, 더 작은 폼팩터 구현을 가능하게 한다. 이는 ST의 주력 분야인 RF, 아날로그, 전력 및 마이크로컨트롤러 제품군에 최적화된 기술로 평가받는다.

또한 이번 투자는 유럽 내 반도체 공급망을 강화하려는 ST의 의지를 명확히 보여준다. 구알란드리스 사장은 “ST는 몰타(Malta) 팹을 통해 이미 유럽에서 고성능 칩 패키징과 테스트를 제공할 역량을 입증했다”며, “투르 사업장에서 추진되는 이 새로운 전략 과제로 유럽 내 차세대 칩 개발을 지원하는 공정, 설계, 제조 혁신 역량을 강화하게 될 것”이라고 강조했다.