More

    킬로패스, 캐패시터없는 VLT기반 DRAM 구현으로 메모리 시장 바꾼다

    미국 실리콘밸리 소재 반도체 지적자산(IP) 기업인 킬로패스(Kilopass)가 메모리 부문의 성장성에 집중투자하면서 캐패시터없는 DRAM을 구현해 저전력 고효율을 실현했다고 밝혔다.

    찰리 쳉(Charlie Cheng) 킬로패스 최고경영자(CEO)
    찰리 쳉(Charlie Cheng) 킬로패스 최고경영자(CEO) (사진. 아이씨엔)

    찰리 쳉(Charlie Cheng) 킬로패스 최고경영자(CEO)는 “지금까지 OTP(One-Time Programmable) 메모리 기술의 선도기업으로서 명성을 쌓아온 킬로패스가 이번에 DRAM 시장에 혁신적인 기술을 선보이게 되어 기쁘다”면서 “킬로패스의 VLT 기술은 진정한 게임 체인저(Game Changer)로서, 라이선스 고객들이 자신들의 로드맵 진척을 가로막는 주요 걸림돌을 제거할 수 있는 새로운 DRAM 아키텍처로 나아갈 수 있게 해준다. 또한 VLT는 공간 효율적이고 제조공정이 훨씬 간단해 비용 절감은 물론이고, 전력 소비를 대폭 줄일 수 있을 뿐 아니라 성능은 더욱 높일 수 있다. 경쟁이 치열한 DRAM 시장의 판도를 바꿀 수 있는 그야말로 혁신적인 기술”이라고 강조했다.

    찰리 쳉은 특히 ”보는 관점에 따라 다르겠지만, 현재의 SNS 붐을 통해 페이스북, 인스타그램, 트위터와 같은 업체들이 빅데이터 처리와 가상화, 머신러닝 등을 위해 결국은 메모리 분야 DRAM 수요는 늘어날 것”이라며, ”VLT 기반 DDR4 DRAM은 대기모드 전력소비를 10배 더 적은 50fA/bit로 줄일 수 있고, 성능은 15%까지 높일 수 있다.”고 말했다. ”현재 30개 이상의 테스터 시뮬레이터를 가동했으며, 20nm~31nm 공정에서 이미 검증을 완료해, 향후 7nm 공정의 DRAM 개발을 앞당길 수 있을 것”이라고 밝혔다.

    킬로패스의 VLT 기술은 래치를 형성하는 바이폴라 트랜지스터의 교차결합쌍(Cross-coupled Pair)과 전기적으로 대등한 복잡한 구조인 사이리스터(Thyristor) 기술을 기반으로 한다. 이 구조는 값을 저장하기 때문에 메모리 애플리케이션에 적합한데, 현재의 커패시터 기반 DRAM 기술과 달리 리프레시(Refresh)를 요구하지 않는 것이 특징이다. 사이리스터는 1950년대에 처음 개발된 이후 SRAM 시장에서 이를 활용해 보려는 시도가 몇 차례 있었지만 성공을 거두지는 못했다.

    VLT는4.5F2 의 고밀도 셀 구조를 위해 사이리스터 구조를 보조 소자와 같이 수직으로 구현한 것을 기반으로DRAM 비트셀을 실현한 것이다. 이로써 제조 방식이 간소화되고 크로스포인트 메모리처럼 동작할 수 있게 되었다. VLT는 복잡한 커패시터를 없앴기 때문에 7nm까지 곧바로 확장이 가능하다. 그 결과, 동일한 공정 기술로 제조할 경우, 비용을 45% 낮출 수 있는 DDR 호환 기술을 확보할 수 있다.

    찰리 쳉(Charlie Cheng) 킬로패스 최고경영자(CEO)
    (사진. 아이씨엔)

    킬로패스는 ”5백억 달러 규모의 DDR 메모리 시장은 3천 5백억 달러 규모에 달하는 전체 반도체 시장에서 가장 큰 비중을 차지하는 분야”이지만, ”프로세서와 기타 SoC, 그리고 NAND 플래시 메모리 제품을 생산하는 로직 파운드리 기업들이 10nm 이하 공정 노드까지 앞서 가고 있는데 반해, 커패시터 기반 DRAM 기술은 그보다 크게는 2세대 정도까지 뒤쳐진 상태”라고 진단한다. 이유는 커패시터 스토리지 때문이다. DRAM이 동작하는 동안 전하를 유지할 수 있을 만큼 충분한 정전용량을 지원하면서, 동시에 커패시터의 크기를 줄일 수는 없기 때문이다. 하지만 ”VLT 기술은 DRAM 스토리지 커패시터가 필요없어, DRAM 로드맵의 진척을 가속화할 수 있는 솔루션을 제공한다.”고 밝혔다.

    VLT 비트셀 동작 및 실리콘 측정은 2015년에 완료되었으며, 기존 TCAD 시뮬레이터보다 10만 배 더 빠른 킬로패스 고유의 초고속 TCAD 시뮬레이터에 최고의 상관성을 갖는다는 것을 보여줬다. 이 TCAD 시뮬레이터는 킬로패스가 핵심 공정 파라미터에 대한 제조 윈도우를 예측하여 해당 제조 공정에 맞게 설계를 최적화 할 수 있도록 해준다. 완전한 매크로 레벨 테스트 칩은 5월에 테이프 아웃을 마쳤으며, 현재 1차 칩(실리콘) 테스트를 진행중이다.

    DRAM 업계는 현재의 1T1C 기술과 기존의 물리학을 이용해 전력소비는 줄이면서 메모리 성능은 높여야 하는 매우 곤란한 상황에 처해 있다. 새로운 DRAM 기술과 아키텍처가 필요한데, 킬로패스의 VLT 기술은 이러한 문제를 해결할 수 있는 솔루션을 제공한다는 것. 킬로패스는 2017년 초에 테스트 칩이 나올 것으로 예상하고 있으며, IP 공급할 최적의 업체를 물색중이다.

    오승모 기자 oseam@icnweb.co.kr

    ASI
    오승모 기자
    오승모 기자http://icnweb.kr
    기술로 이야기를 만드는 "테크 스토리텔러". 아이씨엔 미래기술센터 수석연구위원이며, 아이씨엔매거진 편집장을 맡고 있습니다. 디지털 전환을 위한 데이터에 기반한 혁신 기술들을 국내 엔지니어들에게 쉽게 전파하는데 노력하는 중입니다.
    K-BATTERY Show
    • hilscher
    ASI

    Join our Newsletter

    Get the latest newsletters on industry innovations.

    오토모션
    FASTECH
    K-BATTERY SHOW 2024

    Related articles

    사피온, AI 반도체 성능 강화 위해 프로티엔텍스와 협력

    사피온은 프로티엔텍스와의 협력을 통해 자사 프로세서의 성능을 높이고 전력 효율을 최적화하는 동시에 광범위한 신뢰성을 보장할 수 있다고 기대한다

    [#HM24] 벡호프, AI 모델 생성을 간소화하는 AutoML 도구 출시

    AutoML은 규제 산업에서 설명 가능하고 재현 가능한 결과를 제공하는데 AI 솔루션을 제공한다는 유망한 전망을 제시하고 있다

    생성 AI의 모든 것.. 2024 국제인공지능산업대전 5월 1일 코엑스 개최

    올해 AI EXPO KOREA 2024에서는 생성 AI 플랫폼과 AI 칩에서부터 데이터센터, 클라우드까지 AI 인프라를 한눈에 확인할 수 있다

    기자의 추가 기사

    IIoT

    오토모션
    오토모션
    오토모션

    추천 기사

    mobility