Altera는 자사의 Interlaken IP(intellectual property) 코어를 이용해서 자사의 Stratix V FPGA와 Cavium의 OCTEON 멀티코어 프로세서로 상호운용성을 달성하였다고 밝혔다. 그럼으로써 간편하게 칩-대-칩 접속을 가능하게 함으로써 OEM 고객들이 디바이스 의사결정 절차를 간소화할 수 있게 되었다
Cavium의 솔루션 및 서비스 이사인 John Bromhead는 “Altera의 유연성이 뛰어난 Interlaken IP를 이용해서 두 회사 제품 사이에 빠르게 상호운용성을 달성할 수 있었다.
이 솔루션을 이용함으로써 고객들이 Altera FPGA와 Cavium의 OCTEON 프로세서를 이용해서 개발 작업을 할 때 이들 디바이스 제품이 상호 매끄럽게 동작할 것이라고 확신할 수 있게 되었다. 또한 간편하게 상호운용성을 달성할 수 있으므로 고객들이 촉박한 출시 시간 일정을 맞출 수 있도록 한다”고 말했다.
Altera Interlaken IP 코어는 워크로드가 집중될 때 높은 쓰루풋과 성능을 달성할 수 있도록 한다. 주요 특징을 들면 다음과 같다:
● 20개 이상의 파라미터 및 설정을 제공하므로 시스템 성능 맞춤화, 확장성, 상호운용성을 위해서 필요한 유연성 제공
● 최대 12.5G 및 x24 레인에 이르는 데이터 레이트 및 레인 지원
● 표준형 및 맞춤화 Interlaken IP 코어 제공
● MAC, PCS, PMA 층을 포함한 완벽하게 통합적인 IP 제공
● Interlaken Protocol Definition v1.2 호환
Altera의 제품 마케팅 이사인 Alex Grbic은 “유연성이 뛰어난 Altera Interlaken IP 코어는 Altera FPGA를 시중의 다양한 SoC, ASSP, ASIC 디바이스 인터페이스와 즉시 상호운용이 가능하도록 한다. Cavium OCTEON 디바이스와 상호운용성을 달성함으로써 우리 회사 Interlaken IP의 높은 품질과 우리 회사가 고객들이 필요로 하는 솔루션을 제공하기 위해서 얼마나 애쓰고 있는지를 잘 보여준다”고 말했다.
Altera Interlaken IP 코어는 다양한 트래픽 프로파일에 따라서 최적화할 수 있는 IP 구성가능성과 차세대 플랫폼으로의 확장성을 필요로 하는 액세스, 캐리어 이더넷, 데이터 센터 애플리케이션 등의 멀티-테라비트 라우터 및 스위치에 이용하기에 이상적으로 적합하다.
Interlaken IP는 Altera의 기술 선도적인 트랜시버(PMA), PCS, MAC 층을 포함한다. PCS 층을 Stratix V 및 Arria V FPGA 내로 하드 구현함으로써 고객들이 FPGA 로직 자원을 30~50퍼센트 절약할 수 있도록 한다.
자원을 절약할 뿐만 아니라 Interlaken IP는 포괄적인 시뮬레이션 검증을 거쳤으며 자체 플랫폼 및 고객 플랫폼으로 잘 작동하는 것으로 검증되었다.©
알테라 www.altera.com
아이씨엔 매거진 2013년 09월호
이 기사는 아이씨엔매거진에서 발행되었습니다. 더 많은 기사를 아이씨엔매거진(링크)에서 확인하실 수 있습니다.
