“둥근 웨이퍼 대신 사각 패널로”… ACM 리서치, 패널 레벨 도금 장비 ‘Ultra ECP ap-p’ 첫 공급

팬아웃 패널 레벨 패키징(FO-PLP) 기술 선도… 생산성 높이고 비용은 낮추는 차세대 반도체 공정 가속화

반도체 후공정(패키징)의 패러다임이 ‘동그라미’에서 ‘네모’로 바뀌고 있다. 반도체 웨이퍼 처리 솔루션 전문 기업 ACM 리서치(ACM Research)는 자사의 첫 번째 패널용 전기화학 도금 장비인 ‘Ultra ECP ap-p’를 주요 패널 제조 고객사에 공급했다고 밝혔다. 이는 기존의 300mm 원형 웨이퍼가 아닌, 더 넓은 사각형 패널을 이용해 반도체를 패키징하는 ‘팬아웃 패널 레벨 패키징(FO-PLP)’ 기술을 구현하는 핵심 장비다.

팬아웃 패널 레벨 패키징(FO-PLP)은 쉽게 말해 반도체 칩을 둥근 웨이퍼 위가 아닌, 커다란 사각형 기판 위에 배치해 한 번에 패키징하는 기술이다. 둥근 피자 도우에 토핑을 올리면 가장자리에 버려지는 공간이 생기지만, 사각형 오븐 팬을 꽉 채워 구우면 버리는 공간 없이 훨씬 많은 양을 만들 수 있는 것과 같은 원리다. 이 방식은 생산성을 높이고 비용을 절감할 수 있어 차세대 반도체 제조의 핵심 기술로 꼽힌다.

미세한 회로를 연결하는 ‘도금’ 기술의 진화

이번에 공급된 ‘Ultra ECP ap-p’는 이러한 사각형 패널 위에서 구리(Cu) 등을 이용해 전기길을 만드는 ‘전해도금’ 장비다. 반도체 칩과 외부를 연결하기 위해서는 미세한 기둥(Pillar)이나 돌기(Bump), 그리고 전기 신호가 지나가는 재배선층(RDL)을 만들어야 하는데, 이 장비가 그 역할을 수행한다.

특히 주목할 점은 ACM 리서치만의 독창적인 ‘수평식 전해도금’ 기술이 적용되었다는 것이다. 이 장비는 패널을 수평으로 눕힌 상태에서 도금액을 고르게 뿌려주며 작업을 진행한다. 여기에 회전하는 사각 전기장(Rotating square electrical field) 기술을 더해, 넓은 패널 전체에 구리가 균일한 두께로 입혀지도록 했다.

또한, 반도체 칩 간의 연결 통로 역할을 하는 ‘구리 기둥(Cu Pillar)’을 300마이크로미터(μm) 이상의 높이까지 빠르고 정확하게 쌓아 올릴 수 있다. 이는 고성능 AI 반도체나 프로세서가 요구하는 많은 양의 데이터 입출력을 감당하기 위해 필수적인 성능이다. 장비 내부에는 서로 다른 화학 물질이 섞이는 것을 방지하는 ‘셀 내 린스(In-cell rinse)’ 기능과 패널을 단단하게 잡아주는 ‘4면 밀봉 건식 접촉 척’ 기술이 적용되어 공정의 신뢰성을 높였다.

300mm 웨이퍼를 넘어선 대면적 패키징 시대 개막

데이비드 왕(David Wang) ACM 리서치 CEO는 “이번 장비 공급은 고객들이 팬아웃 패널 레벨 패키징(FO-PLP)으로의 전환을 가속화하는 데 큰 도움을 줄 것”이라며, “패널 레벨 패키징은 대량 생산에 필요한 확장성과 경제성을 모두 갖추고 있어, 반도체 업계가 기존 300mm 웨이퍼 패키징에서 한 단계 도약하는 기반이 될 것”이라고 강조했다.

현재 반도체 업계는 칩의 성능을 높이는 ‘전공정’의 미세화가 한계에 다다르면서, 칩들을 효율적으로 연결하고 포장하는 ‘후공정(패키징)’ 기술 경쟁이 치열하다. ACM 리서치의 이번 장비 공급은 더 싸고, 더 빠르게 고성능 반도체를 생산하려는 제조사들의 요구를 충족시키며, 사각 패널 기반의 첨단 패키징 시장을 선점하려는 신호탄으로 해석된다.