4세대 CEVA-XC 아키텍처는 1,600 GOPS의 최고 성능, 혁신적인 동적 멀티스레딩 및 고급 파이프라인을 제공해 7nm에서 1.8GHz의 작동 속도 달성
무선 커넥티비티 및 스마트 센싱 기술의 선두 라이선스 기업인 CEVA가 강력한 DSP 아키텍처인 4세대 CEVA-XC를 출시했다. 새로운 아키텍처는 5G 엔드포인트, 무선 접속 네트워크(Radio Access Networks, 이하 RAN), 엔터프라이즈 액세스 포인트 및 기타 멀티기가비트 저지연 애플리케이션에 필요한 가장 복잡한 병렬 처리 워크로드에 대해 탁월한 성능을 제공한다.
4세대 CEVA-XC는 강력한 아키텍처에서 스칼라(scalar) 처리 프로세서와 벡터(vector) 처리 프로세서를 통합해 2배의 8way VLIW와 최대 14,000 비트의 데이터 레벨 병렬화를 가능하게 한다.
전체적으로 합성 가능한 설계 흐름과 혁신적인 멀티스레딩 설계를 위해 고유한 물리적 설계 아키텍처를 사용하였으며, 7nm 공정 노드에서 1.8GHz의 작동 속도를 가능하게 하는 개선된 심층 파이프라인 아키텍처를 구현한다. 이를 통해 프로세서는 넓은 SIMD 머신 혹은 더 작지만 여러 개를 동시 처리 하는 SIMD 스레드로 동적 재구성이 가능하다.
또한 4세대 CEVA-XC 아키텍처는 효율적인 동시 멀티스레딩 및 메모리 액세스를 지원하기 위해, 2,048 비트 메모리 대역폭이 사용되고 일관성(coherent) 있는 L1 메모리를 갖춘 새로운 메모리 서브시스템이 특징이다.
린리 그룹(Linley Group)의 수석 애널리스트인 마이크 뎀러(Mike Demler)는 “동적으로 재구성 가능한 멀티스레딩과 고속 설계는 제어 및 산술 처리를 위한 포괄적 기능과 함께 5G 인프라와 엔드포인트에 대한 ASIC 및 ASSP 확산의 토대가 된다.”고 말했다.
4세대 CEVA-XC 아키텍처 기반의 최초 프로세서 멀티코어 CEVA-XC16는 현존하는 DSP 중 가장 빠르다. 이는 O-RAN(Open RAN), BBU(Baseband Unit) 집적은 물론, 와이파이 및 5G 엔터프라이즈 액세스 포인트를 포함한 5G RAN 아키텍처의 다양한 폼팩터를 신속하게 구현하고자 한다. CEVA-XC16은 기지국 운용과 관련된 대규모 신호 처리 및 AI 워크로드에도 적용될 수 있다.
CEVA-XC16은 두 개의 개별 병렬 스레드로 재구성할 수 있는 최대 1,600 기가 연산(GOPS)의 높은 병렬 방식을 제공한다. 이들은 동시에 실행 가능하며, L1 데이터 메모리를 캐시 일관성과 공유해 추가 CPU 없이도 PHY 제어 처리를 위한 대기시간 및 성능 효율성을 직접적으로 향상시킨다.
이러한 새로운 개념은 사람들이 붐비는 지역에서 수많은 사용자들이 접속할 때 단일 코어/단일 스레드 아키텍처보다 평방 밀리미터당 성능을 50% 향상시킨다. 이는 맞춤형 5G 기지국 실리콘과 마찬가지로 대규모 코어 클러스터의 다이 면적 35% 절감을 의미한다.
CEVA의 모바일 광대역 사업부 부사장 겸 총괄 매니저인 아비브 말리노비치(Aviv Malinovitch)는 “5G는 소비자, 산업, 통신 및 AI에 걸쳐 다양한 성장 벡터를 갖춘 기술이다. 이러한 세분화되고 복잡한 사용 사례를 다루려면 프로세서에 대한 새로운 사고와 관례가 필요하다.”고 밝히고, “4세대 CEVA-XC 아키텍처는 새로운 접근방식을 압축해 보여주는데, 획기적인 혁신과 디자인을 통해 전례 없는 DSP 코어 성능을 가능하게 한다. CEVA-XC16 DSP는 성장하는 5G Capex 및 Open RAN 네트워크 아키텍처로부터 이익을 얻고자 하는 OEM 및 반도체 공급업체의 진입장벽을 크게 줄인다.”고 말했다.
