전기 과부하(Electrical overstress)는 전자장치나 전자 시스템의 오류, 반영구적인 기능저하 또는 일시적인 작동 이상을 유발할 수 있다. 통신 시스템 및 애플리케이션용 회로의 크기를 감소시키는 것은 전기적 과도상태와 같은 민감도를 증가시킨다. 과도상태를 억제하는 것은 과전압의 원인 및 심각한 정도(severity)가 알려지지 않은 이유로 설계자가 해결해야 하는 과제로 남아있다.
전기회로를 설계할 때나 통합 시스템을 정의할 때, 시스템이 동작하게 될 환경을 위해 과부하의 원인을 확인하고 메커니즘을 정확하게 이해해야 한다. 이로써 시스템의 민감한 전기 부품을 적절하게 보호할 수 있는 간단한 설계 규칙을 정의할 수 있다.
이에 이더넷 네트워크 애플리케이션, 특히 데이터 케이블을 통해 이더넷 리모트 장비나 PD(powered device)에 전원을 공급하는 PoE(Power-over-Ethernet) 기기에 대해 알아보고자 한다.
PoE 애플리케이션은 사무실에서 산업용 네트워크까지 환경 범위가 넓다. 이더넷 케이블 및 기기는 대부분 실내에 설치되지만, 일부 애플리케이션은 환경이 열악한 외부에 설치되기도 한다.
통신 및 산업용 등 다양한 애플리케이션에서 과도응답의 과전압 환경을 실험하거나 나타내기 위해 수많은 표준들이 개발되었다. < 편집자 주>
글: Jean Picard, Texas Instruments Systems Power
N에서 네거티브 EFT 상황으로 PSE 전력 스위치가 OFF 상태가 된다고 가정하고, 아래 경우를 고려해 보자.
* 모든 경우, EFT 펄스의 시작점에서 전류는 밥 스미스 터미네이션에 짧은 시간 동안 순환된다.
* 56V 전원 공급장치가 이전 상태에서 ON일 경우: 과도 전류는 D1, C1, C2의 경로를 통해 순환만 하며, 클램프 다이오드 D4를 통해서는 전혀 순환하지 않는다.
* 56V 전원 공급장치가 OFF 이지만 연결되어 있으며, C2가 대전되지 않았을 경우: 이 같은 사례에서 최초의 EFT 펄스기간 동안, 전류는 D1, C1, C2를 통해 순환된다. 커패시터 C2는 전하를 축적하며 전압은 EFT 펄스에서 다음 EFT 펄스까지 증가한다.
* 56V 전원 공급장치가 OFF 이지만 접속되어 있으며, C2가 일정 단계까지 대전되어 있을 경우: 전류는 C2에 축전된 전압에 따라 2개의 경로로 흐르며, 하나의 EFT 펄스에서 다음 EFT 펄스까지 C2 경로는 이 전류의 더 높은 비율을 차지한다.
* 이것은 그림 12의 왼쪽에서 볼 수 있다. 시뮬레이션 결과는 그림 15 ~ 그림 17에 제시되어 있다.(그림 14까지는 지난호 참고바람)
그림 18의 시뮬레이션 결과도 유사한 동작을 보여주며, EFT 보다 더 느린 서지를 갖추고 있다.
ESD나 EFT 시뮬레이션에서 페라이트 비드와 함께 BS 터미네이션은 ESD/EFT 억제에서 중요한 역할을 한다. BS 터미네이션이 사용되는 이유는 EMC 때문이다. Cat-5 케이블 폼 전송 라인의 쌍-대-쌍 관계는 복합적인 반사 및 정상파 문제를 피하기 위해 BS 터미네이션을 필요로 한다.
또 이러한 터미네이션은 ESD나 EFT 스트라이크를 따르는 첫 번째 경로를 분명하게 규정한다. BS 터미네이션을 시리즈 매칭(또는 감폭)없이 섀시 접지에 대한 커패시터로 대체하는 것은 낮은 쌍-대-쌍 매칭 임피던스 결과를 가져오며, 더욱 강력한 EMC 문제를 초래한다.
위협적인 단계와 시뮬레이션 결과를 기반으로 라인-투-접지 GND 커패시터에 최대로 가능한 전압은 대략 1kV이다. 따라서 2kV 정격 커패시터를 선택하는 것은 안전하다. 시뮬레이션은 8kV ESD 적용 및 150pF/330Ω 휴먼 메탈 모델을 이용해 밥 스미스 터미네이션의 1nF에 대한 결과적인 전압은 100V 미만이다. 최악의 경우, 이 커패시터의 고전압은 클래스-2를 위한 1kV에서 서지 테스트 기간 동안 발생한다. 비슷한 이유로 10nF에 대한 200V 정격 또한 안전한 선택이다.
테스트는 클램프 다이오드와 밥 스미스 터미네이션, 페라이트 비드로 수행되는데, 그 결과는 만족스럽다. TPS2384와 이 회로가 D2 및 D4에 대해 순방향 전압 하강을 견딜 수 있으며, 높은 과도전류를 지원할 수 있다. 제안된 보드 레이아웃의 예는 그림 19와 그림 21에서 나타나 있다.
선택형 커먼 모드 초크는 EFT 이벤트가 시스템의 동작 이상을 유발하는 상황에서 사용된다. 초크가 효율적이려면, 모든 신호는 이 초크릍 지나가야 한다. 이것은 Ps, Ns, 48V 및 GND 접속을 의미한다. 분명한 것은 부품(D2, D4, D3, D1, C1, C2)과 커넥터(전력 입력, RJ-45)는 과도전류 루프(임피던스)의 면적을 가능한 소형으로 유지시키기 위해 서로 가까워야 한다.
예를 들어, 클램프 다이오드 D2의 효율은 C1이 ESD나 EFT 애플리케이션 근처에 위치하지 않을 때 더욱 감소된다. 다양한 포트를 갖춘 애플리케이션에서, 포트(2개나 4개) 그룹 당 C1 하나를 갖추고, 이 그룹의 부품을 물리적으로 가깝게 배치시키는 것이 좋다.
히트싱크를 이용하기 위해서는 서프레서 디바이스에 충분한 코퍼(copper) 면적을 제공하는 것이 중요하다. 이더넷 인터페이스 회로는 데이터 라인 드라이버 회로를 위해 데이터 라인 프로텍터를 요구하기도 한다. 그러나 여기서는 PoE 회로에 적용할 수 있는 보호 기법에 중점을 두고 있다.
References
1. Protection of Electronic Circuits from Overvoltages, Ronald B. Standler, Dover Publications inc., 2002
2. IEC 61000-4-2, 2001-04
3. IEC 61000-4-4, 2004-7
4. IEC 61000-4-5, 2001-4
5. ITU-T recommendations K.20, K.21, K.44, and K.45
6. GR-1089-CORE, Issue 4.
7. Design in Transient Protection for Power-Bus and Data Lines, David W. Hutchins, Electronic Design,
July 1990
8. Electrical-Transient Immunity: a Growing Imperative for System Design, O. Melville Clark and Donald
E. Neill, Electronic Design, January 1992
9. TVS Diode Application Note, Semtech AN96-07, Revision 02/4/2002
10. Method to Enhance the Performance of Category 5 Cable in the Electromagnetic Environment, Bob
Smith, January 25th, 1993
아이씨엔 매거진 2007년 04월호