알테라코퍼레이션이 인텔의 14nm Tri-Gate 공정 및 강화된 아키텍처 활용을 통해 현재의 하이-엔드 FPGA보다 10배 높은 코어 성능을 제공하면서 최대 70%까지 전력 절감을 지원하는 스트라틱스 10(Stratix 10) FPGA와 함께 성능 측면에서 하이-엔드 FPGA를 압도하는 동시에 현재의 미드레인지 디바이스보다 40% 낮은 전력 특성을 제공하는 아리아 10(Arria 10) FPGA를 발표했다.
알테라가 발표한 10세대 디바이스는 인텔의 14nm Tri-Gate 공정과 TSMC의 20nm 공정을 포함한 업계 최첨단 공정 기술을 활용하고 있다. 초기 접근 고객들은 10세대 제품 개발을 위해 현재 Quartus II 소프트웨어를 사용중이다.
패트릭 돌시(Patrick Dorsey) 알테라 제품 마케팅 선임이사는 “우리의 10세대 제품은 프로그래머블 로직이 새로운 시장과 애플리케이션으로 보급되는 것을 강화하고 전통적으로 ASSP와 ASIC이 사용되었던 소켓에 대해 FPGA 구현을 한층 더 가속화시킬 것이다.”고 말하고, “알테라가 10세대 디바이스에서 이루어낸 최적화를 통해 고객들은 시스템 성능과 시스템 통합성을 극적으로 증대시키면서 운영 비용을 낮출 수 있는 매우 맞춤화된 솔루션을 개발할 수 있다.”고 강조했다.
Stratix 10 FPGA 및 SoC는 인텔의 14nm Tri-Gate 공정과 강화된 고성능 아키텍처를 활용하여 현재의 하이-엔드 28nm FPGA 코어 성능의 2배인 1GHz 이상의 동작 주파수를 제공한다.
가장 엄격한 전력 예산을 사용하는 고성능 시스템을 위해 Stratix 10 디바이스는 고객들이 이전 세대와 동등한 성능 조건에서 최대 70%까지 전력 소모를 절감할 수 있도록 지원한다.
Stratix 10 FPGA 및 SoC는 네트워킹, 통신, 방송, 컴퓨팅, 스토리지 등의 시장에서 최고 성능의 최첨단 애플리케이션을 지원하면서 시스템 전력을 절감할 수 있도록 설계되었다.
Arria 10 FPGA 및 SoC는 10세대 포트폴리오의 일부로서 출시되는 첫 번째 디바이스 제품군으로 최저 미드레인지 전력 조건에서 기존 하이-엔드 FPGA의 성능과 기능을 모두 제공함으로써 미드레인지 프로그래머블 디바이스에 대해 새로운 표준을 정립했다.
Arria 10 FPGA 및 SoC는 TSMC의 20nm 공정에 최적화된 강화된 아키텍처를 활용하여 이전 디바이스 제품군 대비 최대 40% 낮은 전력 조건에서 보다 높은 성능을 제공한다.
Arria 10 FPGA 및 SoC는 또한 28Gbps 트랜시버를 포함해 기존 세대보다 4배 높은 대역폭과 2666 Mbps DDR4 지원, 최대 15Gbps의 Hybrid Memory Cube 지원 등 3배 높은 시스템 성능을 제공한다.
10세대 디바이스는 OpenCL SDK (Software Development Kit), SoC EDS (Embedded Design Suite), DSP Builder 등을 포함한 보다 높은 수준의 설계 플로우를 위한 알테라의 Quartus II 개발 소프트웨어 및 툴에 의해 지원된다.
이 첨단 개발 툴 슈트는 설계 팀들이 생산성을 극대화할 수 있도록 지원하면서 새로운 설계 팀들이 10세대 FPGA 및 SoC를 자신들의 차세대 시스템에 보다 쉽게 채용할 수 있도록 지원한다.
패트릭 돌시 선임이사는 최근 서울에서 가진 기자간담회에서 “10세대라는 새로운 숫자 체계를 발표함으로써 새로운 혁신제품의 출발을 시작했다.”고 10세대의 의미를 전하고, “2000년 이후 10번째 제품이고, 10세대 제품군이다.”라고 말했다.
그는 또한 “Stratix 10에는 하이엔드 제품으로는 처음으로 3세대 프로세서를 도입할 것이다.”고 말하고, “10세대에서는 ‘C언어’ 통합개발 수행을 위한 OpenCL 솔루션을 제공한다. 이는 인더스트리에서 유일하다. 그리고 FPGA 업계의 최대 과제는 파워에 있으며, 이를 위해 알테라는 ENPIRION을 인수하여 관련 솔루션을 확보했다.”고 밝혔다.
아이서플라이에 따르면, 2012년 알테라의 FPGA 시장점유율은 39%로 세계시장에서 2위를 달리고있다. 알테라는 인텔과 함께 14나노 Tri-Gate 코어 공정에서 올해중에 테스트칩을 생산한다는 구상이다.
알테라 최대 경쟁사인 자일링스는 현재 TSMC와 16나노 핀펫 공정기술 개발을 추진하고 있으며, 삼성전자도 ARM과의 제휴를 통해 14나노 핀펫 공정 개발에 돌입한 것을로 알려졌다.
패트릭 돌시 선임이사는 인텔은 현재 20나노 핀펫 공정을 양상중이며, 14나노 공정은 내년에 양산을 예정하고 있다고 밝혔다. 또한 “이는 타 업체들에 비해 2~3년 앞선 것”이라며, “인텔과 FPGA 생산과 관련한 파운드리 계약을 체결했으며, 가장 혁신적인 10세대 FPGA가 출시될 것”이라고 밝혔다. ©
알테라 www.altera.com
아이씨엔 매거진 2013년 07월호
