• IIoT Architecture Innovation Day
  • IIoT 기술 매거진 - 아이씨엔
  • 자율주행자동차 세미나
Home » 미분류 » 텐실리카, 고속 기능형 시뮬레이터 TurboXim 출시

텐실리카, 고속 기능형 시뮬레이터 TurboXim 출시

<P>텐실리카(지사장 연명흠, www.tensilica.com)가 새로운 고속 기능형 시뮬레이터 TurboXim™를 출시했다. <BR>이 제품은 텐실리카의 기존 cycle-accurate ISS (Instruction Set Simulator)보다 40 ~ 80배나 더 빠른 속도를 제공한다. 텐실리카는 엑스텐사(Xtensa)컨피규러블 프로세서와 다이아몬드 표준 시리즈 프로세서에서 가능한 모든 컨피규레이션을 매치시킬 수 있는 SystemC 모델을 자동으로 생성하는 기능도 도입했다. 이러한 명령은 한 개 또는 그 이상의 엑스텐사 컨피규러블 프로세서나 다이아몬드 표준 프로세서를 사용해 ESL(Embedded System Level) 설계와 SOC(System-on-chip) 설계를 위한 아키텍처 탐구를 더욱 가속화시킨다. <BR><BR>텐실리카의 스티브 로디(Steve Roddy) 마케팅 부사장은 “SOC 설계가 수천만 게이트 수준까지 계속 증가함에 따라 우리는 설계자들에게 더욱 높은 수준의 추상 단계에서 강력한 툴을 계속해서 제공해야 한다”며 “텐실리카의 고속 TurboXim 시뮬레이터는 설계자들이 시스템 레벨 설계로 나아갈 수 있게 하며, 설계의 시작 과정에서부터 더욱 향상된 SOC 계획을 제공한다. 따라서 설계자들은 표준C/C++ 이나 SystemC를 이용해 자동으로 생성된 C 레벨 모델을 사용할 수 있는 유연성을 갖게 된다”고 말했다.<BR><BR>고속 기능형 시뮬레이션을 위한 TurboXim<BR><BR>새로운 TurboXim 고속 기능형 시뮬레이터는 엑스텐사나 다이아몬드 표준 프로세서의 명령 셋트를 시뮬레이트한다. 특정 컴퓨터에서만 사용하도록 되어 컴파일된 코드 기법을 사용함으로써, 텐실리카는 표준 ISS 보다 40 ~ 80 배 더 빠른 속도를 달성할 수 있게 되었다. TurboXim 시뮬레이터는 매우 반복적인 코드 (매트릭스 멀티플리케이션 DSP 커넬 등)에서 초당 1억 8천만 번 이상의 사이클 피크 성능, 일반적인 엑스텐사 또는 다이아몬드 표준 프로세서에서 동작하는 복잡한 코드에서 초당 5천만 번의 일관된 시뮬레이션 사이클을 제공하며, VLIW(Very Large Instruction Word) 오디오 DSP 프로세서 컨피규레이션에서 AAC(Advanced Audio Coding) 오디오 디코더를 시뮬레이트하는 것처럼 더욱 복잡한 시뮬레이션에서 초당 2천5백만 번의 일정한 사이클을 실현한다. (참고: 언급된 시뮬레이터 속도는 3GHz Opteron 256 프로세서를 이용해 리눅스 워크스테이션에서 동작하는 단일 코어 시뮬레이션을 위한 것이다). </P> <P>이 같은 특징을 통해 SOC 설계자들과 소프트웨어 개발자들은 FPGA 프로토타입 혹은 에뮬레이션 환경과 유사한 작동 속도를 비롯해 프로세서가 실제 타깃 SOC에서 작동하게 될 특정 속도에서 엑스텐사 및 다이아몬드 프로세서 소프트웨어를 시뮬레이션할 수 있다. <BR><BR>TurboXim은 소프트웨어 개발 및 기능 검증에 적합한 매우 유용한 제품이다. 엑스텐사 또는 다이아몬드 표준 프로세서의 XTSC 또는 XTMP 모델(아래 참조)과 함께 사용될 때, SOC 설계자는 전체 칩의 시스템 모델을 설계할 수 있으며, 신속하게 기능별 검증을 수행할 수 있을 뿐 만 아니라 매우 효율적인 소프트웨어 개발 환경을 제공할 수 있다.<BR><BR>텐실리카는 대부분의 고객들이 TurboXim 와 ISS를 사용해 혼성(하이브리드) 시뮬레이션도 실행할 수 있을 것으로 기대한다. 하이브리드 시뮬레이션에서, 애플리케이션 개발자들은 시뮬레이터 모두를 사용해 동일 애플리케이션의 서로 다른 부품들을 시뮬레이션 하기 위해 선택할 수 있으며 이 부품들 사이에서 동적으로 변경할 수 있다. 이 같은 특징을 통해 설계자는 전체 애플리케이션의 통계적 프로파일 정보나 애플리케이션의 가장 중요한 부품을 위해 자세한 프로파일 정보를 수집할 수 있다.<BR><BR>XTSC: 자동 SystemC 모델 생성<BR><BR>텐실리카의 XTSC (XTensa SystemC) SystemC 2.1 모델은 설계자가 정의한 모든 주문형을 포함해 다이아몬드 표준 시리즈의 프로세서와 설계자 정의형 엑스텐사 프로세서 컨피규레이션 모두를 지원한다. 텐실리카의 엑스텐사 프로세서 생성기는 엑스텐사 7 과 엑스텐사 LX2 프로세서의 각각 유일한 컨피규레이션을 위한 XTSC 모델을 자동으로 생성한다. 이 자동화 과정은 텐실리카가 설계자들에게 제공하는 자율권을 추가해 다른 작업에 최적화된 유일한 엑스텐사 프로세서 컨피규레이션을 설계할 수 있게 한다.<BR><BR>텐실리카의 SystemC 모델은 텐실리카의 표준 cycle-accurate ISS 나 새로운 TurboXim 고속 기능 시뮬레이터 두 가지 모두를 통해 사용될 수 있다. SystemC는 새롭게 떠오르고 있는 업계 표준이기 때문에, 텐실리카의 고객들은 대규모의 써드파티 에코 시스템의 SystemC 컨설턴트와 EDA 벤더를 활용해 설계 초기 과정에서 SOC 설계 모델을 생성할 수 있다.<BR><BR>텐실리카는 유연하고 강력하면서도 더욱 단순한 C 기반형 모델링 환경을 원하는 설계자들에게 자사의 독자적인 XTMP(XTensa Modeling Protocol) 시스템 레벨 모델 환경을 지속적으로 제공하고 있다. XTMP는 로컬 및 시스템 메모리 두 가지 모두의 메모리 모델링을 포함해 실제 멀티프로세서 환경을 제공한다. XTMP는 멀티 코어, 메모리, 사용자 정의 디바이스를 배치하는 시스템 시뮬레이션의 결과를 구현, 제어, 디스플레이하기 위해 다양한 옵션을 제공한다. (참고: SystemC는 C++ 기반의 모델링 환경이다. XTMP는 기존의 ANSI C 인터페이스 API를 사용자에게 제공한다) <BR><BR>향상된 멀티 프로세서 설계<BR><BR>텐실리카는 멀티 프로세서 SOC 설계를 코딩할 때 소프트웨어 개발자의 생산성을 더욱 향상시킬 수 있도록 설계 기능을 개선했다. 향상된 멀티 프로세서 디버그 성능은 텐실리카의 Xtensa Xplorer™ 통합 설계 환경으로 통합되어 SOC 설계자들이 멀티 프로세서 설계의 XTMP 와 XTSC 시뮬레이션을 디버그 할 수 있을 뿐만 아니라 동일한 디버그 환경 모두에서 타깃 SOC 하드웨어 그 자체로 디버그 할 수 있다. </P> <P>이 디버거는 cycle-accurate ISS와 고속 기능형 TurboXim 시뮬레이터 두 가지 모두를 기반으로 한 시뮬레이션으로 동작한다. 게다가, 향상된 멀티 프로세서 디버깅 툴은 멀티 프로세서 시스템 하드웨어의 동기식 디버깅을 실현시킨다. 이것은 개발자들이 프로세서에서 개별적으로 실행을 중단시키거나 (멈추게 하거나) 또는 모든 프로세서에서 실행을 동시에 멈추게 하는 것을 선택할 수 있다. </P> <P> </P>
아이씨엔 김철민 기자

이달의 추천기사 - DHL


추천 뉴스

몰렉스, 오결합이나 시그널 전송 오류를 줄일 수 있는 VersaBlade의 공급 확대

한국몰렉스, VersaBlade 전선 대 전선 커넥터 시스템 공급 확대

냉장고, 세탁기, 난방, 환풍 기기와 같은 가전제품 및 HVAC 어플리케이션은 수많은 파워 및 시그널 커넥터를 ...

SH공사, '폐기물처리 모니터링시스템' 가동

<P>SH공사는 각종 개발사업의 공사현장에서 발생되는 폐기물 반출·관리의 전과정을 시스템으로 관리하고, 폐기물의 운반처리 과정을 모니터링 할 ...

답글 남기기

이메일은 공개되지 않습니다. 필수 입력창은 * 로 표시되어 있습니다.

hilscher